ポール・シェラー研究所（PSI）とチューリッヒ工科大学の研究者らは、17量子ビットの超伝導プロセッサ上でラティスサージェリーを用いた論理量子演算の実行を実証した。Nature Physics誌に掲載されたこの実験は、能動的な量子誤り訂正（QEC）プロトコルを維持しながら2つの論理量子ビットをエンタングルする手法を示している。研究チームは、固定された局所接続性を持つ平面量子ビットアレイにおいて制御NOT（CNOT）のような論理ゲートを実装するための基本的な構成要素である「分割」演算を実行するために、回転距離3の表面符号アーキテクチャを利用した。
技術的アーキテクチャには、二次元格子状に配置された17個のフラックス調整可能なトランズモン量子ビットが含まれていた。システムは当初、9個のデータ量子ビットと安定化演算子測定用の8個の補助量子ビットを使用して単一の論理量子ビットを符号化していた。動作中、研究者らはX型ラティス分割を適用し、分割境界に沿ってX型安定化演算子測定を停止しながら、中央列の3つのデータ量子ビット（D2、D5、D8）をZ基底で読み出した。この符号変形により、単一の表面符号量子ビットが距離3のビット反転繰り返し符号として符号化された2つの異なる論理自由度に変換された。安定化演算子測定は1.66マイクロ秒のサイクルで実行され、システムはサージェリー中に発生するビット反転エラーを特定して訂正することができた。
結果は、耐故障性回路が同等の非符号化（距離1）回路と比較して、ZZ論理2量子ビット観測量において測定可能な改善を達成したことを示している。現在の17量子ビット実装はビット反転エラーに対して特に耐故障性があるが、研究者らはシステムを41個の物理量子ビットに拡張すれば位相反転エラーに対する同時保護が可能になると指摘した。この実証は、制約された接続性を持つアーキテクチャにおいて論理量子ビット間でエンタングリングゲートを実行するための実行可能なメカニズムとしてラティスサージェリーを検証し、超伝導量子プロセッサを耐故障性アルゴリズム実行に向けてスケーリングするためのモジュール式の道筋を提供している。
Nature Physics誌の完全な技術論文およびPSIの背景記事については、それぞれの出版元を参照のこと。
2026年2月7日
