QpiAIは、64量子ビットのKaveri超伝導量子プロセッサ向けの高性能量子誤り訂正（QEC）デコーダプラットフォームの実装を報告した。このシステムは、1つの論理量子ビットを符号化するために49個の物理量子ビットを必要とする距離5の回転表面符号（d = 5）を利用している。デコーダは、従来のCPUやGPUアーキテクチャではなく、カスタムハードウェア上で実行されるunion-findアルゴリズムに基づいている。この設計は、リアルタイムでのエラー検出と訂正のためのスケーラブルなフレームワークを提供することを目的としており、インド国家量子ミッション（NQM）の枠組みにおける技術的マイルストーンとして位置づけられている。
このカスタムハードウェアデコーダは、エンドツーエンドのサイクルレイテンシ1.5マイクロ秒を達成し、デコード処理自体は1マイクロ秒未満（通常40クロックサイクル以内）で完了する。これは、距離5の符号に対して通常約60マイクロ秒を必要とする既存のソフトウェアベースのデコーダと比較して、レイテンシが大幅に削減されたことを示している。サイクルタイムを1.5マイクロ秒に維持することで、このプラットフォームは、Kaveriハードウェアのコヒーレンス時間内に十分収まりながら、量子ビットと測定の両方のエラーを検出するために、サイクルごとに5ラウンドの安定化測定を実行できる。
Kaveri QPUは、T1が約100μs、T2が95μsの量子ビットコヒーレンス時間を報告しており、複数の連続したエラー訂正サイクルに対して十分な余裕を提供している。このアーキテクチャは、効率的な安定化測定を促進するために、表面符号に適した量子ビット接続性に特化して最適化されている。科学技術省（DST）からの投資に支えられ、この開発はインドの量子インフラストラクチャを耐故障性のある実用段階へと進めることを意図している。今後のロードマップには、距離7の符号のサポートと、物理量子ビットと論理量子ビットの比率をさらに最適化するための量子低密度パリティ検査（qLDPC）符号の統合が含まれる。
Kaveri QPUとunion-findハードウェアデコーダ実装の技術仕様については、公式プレスリリースを参照されたい。
2026年3月25日
