フランスの量子スタートアップC12が、実用規模の耐障害性量子コンピュータに向けた10年間の道筋を示す公式製品ロードマップを発表した。この戦略は、同社独自のアーキテクチャアプローチに基づいている。すなわち、精製されたカーボン12ナノチューブをスピン量子ビットのホストとして使用するというものだ。ナノチューブのほぼ理想的な一次元経路を活用することで、C12は現在固体素子のスケーリングを妨げているノイズ遮断と均一な量子ビット制御という二つの課題を解決することを目指している。
このロードマップは4つの世代的マイルストーンを軸に構成されており、モジュール性、高速ゲート動作、そして物理量子ビット100,000個に向けてシステムをスケールする際の量子ビットあたりの消費電力の大幅削減に焦点を当てている。
C12のロードマップは、現在の実験セットアップから統合された産業システムへの移行を、4つの主要ハードウェアプラットフォームを通じて定義している。
C12の戦略の核心は、量子ビットに純粋な環境を提供するためにカーボンナノチューブを使用することにある。従来の固体量子ビットは、ハードウェアの不均一性を補償するために、個々のゲートごとにカスタムのマイクロ波周波数とタイミングを必要とすることが多い。C12によれば、同社のナノチューブは量子ビットをミリ秒スケールで相互に一致するように調整できるため、古典的制御の負担が大幅に軽減されるという。
さらに、精製されたカーボン12同位体は核スピンノイズを最小化し、C12はこれによりあらゆる固体量子ビット方式の中で最良のノイズ遮断を提供すると主張している。この本質的な忠実度により、Panopeiaシステムが展開される頃には論理エラー率を10-7まで引き下げることが期待されている。
C12は積極的な納入スケジュールを約束しており、各システム世代の最初の実証から12ヶ月以内にオンプレミス納入を行うとしている。これは、クラウドのみのアクセスを超えて、研究および産業パートナーに主権的な量子インフラを提供しようとする業界全体の動きを反映している。
モジュール式の「チップレット」哲学に焦点を当てることで、C12はIBMやAQTのようなスケーリングの主要手段として相互接続性を優先する開発者の仲間入りを果たした。しかし、C12がサブワットレベルの電力効率とナノチューブベースのノイズ遮断に特に焦点を当てていることは、低オーバーヘッドの耐障害性を目指す競争において、同社をユニークな競争者として位置づけている。
完全な技術概要とロードマップの詳細については、C12ロードマップポータルを参照のこと。同社のロードマップ発表映像はLinkedInで視聴できる。
2026年4月17日
