QuEra Computing、ハーバード大学、MITの共同研究チームが、物理量子ビットと論理量子ビットの比率が約2:1となる量子誤り訂正（QEC）結果を報告した。この研究では、再構成可能な中性原子ハードウェア向けに共同設計された量子低密度パリティ検査（qLDPC）符号群を利用している。標準的なQECアプローチでは単一の論理量子ビットを符号化するために高い物理量子ビットのオーバーヘッドが必要となることが多いが、本実装では非可換アフィン置換行列を利用することで1/2を超える符号化率を達成している。この構成はKenta Kasai（2026年）によって開発された。
技術的実装は、音響光学偏向器（AOD）を使用して量子ビットを並列移動させる中性原子配列の能力を活用している。符号構造をハードウェアの行列移動制約に合わせることで、チームは定数時間でのシンドローム抽出を可能にした。この研究では、回路レベルノイズシミュレーションを通じて2つの高レート符号インスタンスを検証した：
- [[1152, 580, ≤12]]: 580個の論理量子ビットを1,152個の物理量子ビットに符号化（レート：0.503）、最大5エラーまで保護。
- [[2304, 1156, ≤14]]: 1,156個の論理量子ビットを2,304個の物理量子ビットに符号化（レート：0.502）、最大6エラーまで保護。
回路レベルノイズモデル（p=0.1%）を用いたシミュレーションでは、論理量子ビットあたり1ラウンドあたりの誤り率が約1.3×10⁻¹³を達成した。この性能は「テラクォップ」領域に到達しており、これは1兆回の論理演算あたり1回のエラーに相当し、分子シミュレーションや暗号解読のアルゴリズムに必要とされる閾値である。この結果は、耐故障性計算に必要な物理ハードウェア規模が従来の推定よりも小さくなる可能性を示唆している。今回の知見は量子メモリの基準を確立したが、完全な耐故障性論理ゲートセットを実装するにはさらなる開発が必要である。
技術的詳細の全文については、arXivで論文「Towards Ultra-High-Rate Quantum Error Correction with Reconfigurable Atom Arrays」を参照のこと。平易な言葉による要約はQuEraのブログで入手可能である。
2026年4月20日
