ソブリンハードウェア開発企業IQMクァンタムコンピューターズは、バーベルコードと呼ばれる新しい量子誤り訂正（QEC）フレームワークのアーキテクチャ設計と回路レベルの検証結果を報告した。オープンアクセスの[arXiv](https://arxiv.org/pdf/2606.06062)リポジトリに投稿された共同執筆の企業論文に詳述されているこのフレームワークは、IQMのカスタムハードウェアレイアウトと直接連携するように設計された量子低密度パリティ検査（qLDPC）コードのカスタマイズされたファミリーを導入している。高密度な多層交差ネットワークや局所的なエアブリッジの必要性を排除することで、このアーキテクチャは標準的な回転表面コードと比較して論理エラー率を最大1,000分の1に削減すると同時に、物理量子ビット総オーバーヘッドを8分の1に削減することに成功している。数値シミュレーションは、このプラットフォームが効率的にテラクォップ領域に到達し、数兆回の連続的な誤り訂正サイクルにわたって論理状態の安定性を維持することを示している。
固体超伝導プロセッサ上での高性能qLDPC実装に固有の主要なエンジニアリングトレードオフは、非局所的接続性の要件である。従来の多層ルーティングのボトルネックを回避するため、IQMの設計は6量子ビットスター格子と準局所カプラーレイアウト、すなわちバーベルアーキテクチャを導入し、プロセッサの接続性を2つの異なる機能層に分割している。第一層は、ハニカム格子を形成する六角形セルブロック内に配置された物理データ量子ビットとシンドローム量子ビットをホストし、各6量子ビットセルはスタートポロジーで構成された可調整カプラーを介して共有中央マルチモード要素に接続されている。第二層には、固定された同一長の非交差並列準局所カプラーの並進不変グリッドが含まれている。このアプローチは、物理量子ビットあたりわずか3～4個のカプラーしか必要としないことでチップの複雑さを最小化し、チップの幾何学的ハードウェア複雑性メトリックを実験的に検証された1.65のベースラインに制限している。
バーベルコードは、2D並進不変タイルコードの特殊化されたサブクラスとして動作し、超高密度シンドローム抽出回路を使用してスター格子全体のエラーベクトルを収集するように最適化されている。標準的なQECサイクルでは、独立したX型およびZ型スタビライザー生成子の読み出しには、回路深度全体を増大させ位相デコヒーレンスを加速させる独立した直列ゲート操作が必要である。バーベル構成は、並列準局所カプラーを使用して抽出ラウンドの開始時にX型とZ型のシンドローム量子ビットの局所化ペアを直接エンタングルさせることでこれを解決し、このジョイントペアが統一検出ノードとして機能し、両スタビライザーの結合幾何学的近傍に含まれるすべてのデータ量子ビットから同時にエラーフラグを収集できるようにしている。
現実的な製造制約下でのコードの動作安定性を検証するため、IQMは重み8スタビライザーファミリーを一様な回路レベルの脱分極ノイズに対してシミュレートし、局所化されたRelay-BP信念伝播デコーディングアルゴリズムを介して数値シンドロームベクトルを処理した。この解析は、論理量子ビットあたり30未満の物理データ量子ビットという控えめなフットプリント割り当てで、距離14のバーベルコードが、現実的な物理エラー閾値10-4において1ラウンドあたり1.4×10-7の論理エラー率を達成することを実証した。物理ノイズレベル10-3では、400データ量子ビットを必要とする距離11のバーベルコードが8.8×10-7の論理エラー率を生み出し、全く同じ物理量子ビット予算を使用した距離5表面コードの16個の個別パッチと比較してほぼ3桁低く、限られた物理量子ビット容量を持つ近い将来のプロセッサにとって明確な優位性を示している。
バーベルフレームワークを静的メモリシステムから能動的処理プラットフォームへ移行させるため、このアーキテクチャは、ジョイント論理多量子ビットパウリ測定によって駆動される非局所的なパッチベースのフォールトトレラント計算プロトコルを組み込んでいる。バーベルコードはより広範なタイルコードファミリーの構造的並進不変性を継承しているため、プロセッサは基礎となる物理配線図を変更したりカスタムルーティングコンポーネントを追加したりすることなく、格子手術操作を実行できる。連続的な論理ZZ測定シーケンスを実行する距離8バーベルパッチの回路レベルシミュレーションは、物理ノイズフロア0.09%において1ラウンドあたり7.4×10-5の論理エラー率を生み出し、同一ノイズ条件下でのベースラインメモリ実験エラー率4.4×10-5に近い追跡を示した。この性能は、論理エンタングリングゲートがスター格子基板上でフォールトトレラントに実行できることを確認し、IQMの今後の150量子ビット物理展開フェーズとその専用誤り訂正ハードウェアプラットフォームである[IQM Halocene](https://iqm.tech/products/iqm-halocene/)の運用要求に合致している。
ハードウェア構成、チップルーティングアルゴリズム、回路レベルノイズシミュレーションを詳述した完全な技術論文は、オープンアクセスのarXivリポジトリで閲覧可能である。Real Asset Acquisition Corp.とのナスダック上場に関する企業ロードマップ、財務投資スケーリングプロファイル、機関展開アップデートの補足情報については、IQMクァンタムコンピューターズがホストする主要メディアインデックスを参照のこと。
2026年6月9日
