量子ネットワーク企業Welinqは、同社の分散量子コンパイラaraQneをNVIDIA CUDA-Qハイブリッド量子古典ソフトウェアプラットフォームに統合した。単一の量子アルゴリズムを異種プロセッサ間で分割、マッピング、オーケストレーションするよう設計されたaraQneは、個別の孤立したデバイスが抱えるハードウェアスケーリングの限界に対処する。NVIDIA CUDA-Qとの構造的統合により、コンパイルから検証までの統一されたワークフローが確立され、開発者はグラフィックス処理装置(GPU)シミュレーションインフラストラクチャを活用して、量子拡張データセンターへの展開前にコンパイルされたアーキテクチャを検証しながら、マルチプロセッサネットワークを最適化できるようになった。
分散量子コンピューティングは、独立したモジュール式量子処理装置(QPU)を、古典および量子通信経路によって仲介される単一の高容量システムに接続する。QPU間のデータおよびゲートテレポーテーションに必要なアインシュタイン=ポドルスキー=ローゼン(EPR)ペアの消費を最小化するため、araQneはハイパーグラフベースのコンパイルモデルを採用している。研究者R. Mengoni、W. Nadalin、M. RennelaによってEPJ Quantum Technologyに発表されたこのコンパイラは、回路分割、ゲート再順序付け、貪欲ゲートパッキングヒューリスティックを組み合わせて、ルーティングオーバーヘッドを軽減する。マルチノードベンチマーク全体で評価した結果、この最適化スキームは最適化されていないベースラインと比較してEPRペア消費の構造的削減を実証し、8-QPU分割で10%、4-QPUネットワークで19%、2-QPUクラスタで30%のエンタングルメント分配コストの削減を達成した。
複雑なゲート再順序付けとパケットグループ化は意図しないコンパイルエラーを引き起こす可能性があるため、WelinqはNVIDIA CUDA-QのGPU状態ベクトルシミュレータバックエンドによってネイティブに加速されるスライス状態ベクトル検証パイプラインを開発した。完全な指数関数的に大きなシステム行列を処理しようとするのではなく、検証ユーティリティはグローバル回路レイアウトを固定20量子ビットの空間スライスに分解する。その後、検証器はスライスに作用する外部操作を境界条件付き行列として扱い、コンパイラの再順序付け前後で投影された状態ベクトルを独立して測定し、欠落した操作、削除された制御、不正確なターゲットなどの一般的なエラーにフラグを立てる。
このスライス状態ベクトル検証プロトコルは、非構造化された高エントロピー条件下での性能限界を評価するため、35%の2量子ビットゲート密度を持つランダム量子回路(RQC)でストレステストされた。標準的な中央処理装置(CPU)シミュレーションベースラインに対してNVIDIA L4 Tensor Core GPUでベンチマークを行った結果、NVIDIA CUDA-Qバックエンドは一貫して実行時間を少なくとも1桁削減した。性能スケーリングの優位性は両方の実験テスト軸で維持され、100量子ビット回路を最大100層の深い論理層にスケールアップする場合、および浅い10層グリッドを最大1,000量子ビットまで拡張する幅で検証する場合の両方で、明確な実行時間の利点を維持した。
技術的ベンチマーク指標、コンパイラソースコードの導出、検証アルゴリズムは、公式Welinq Research Briefおよび対応するEPJ Quantum Technologyでホストされている査読付き論文で確認できる。
2026年6月24日
