シドニー大学ナノ研究所とIBM Quantumの共同研究により、フォールトトレラント量子コンピューティング(FTQC)を妨げる主要なハードウェア工学上のボトルネックが特定、分離、緩和されました。主著者であるロビン・ハーパー博士とプロジェクトリーダーであるスティーブン・バートレット教授によってNature Communicationsに発表されたこの研究は、回路途中測定(MCM)によって直接もたらされるエラーに関する初の包括的な定量的ベンチマークを提供しています。米国政府の情報高等研究計画活動(IARPA)との共同資金提供によるこの国際プロジェクトは、局所的なノイズを劇的に抑制するアーキテクチャ上の回避策を実証し、スケーラブルな量子誤り訂正(QEC)への明確な道筋を確立しました。
量子誤り訂正では、物理量子ビットの一部(補助量子ビット)が、基底の重ね合わせを破壊することなく、データを保持する量子ビットの位相エラーとビット反転エラーを繰り返し監査およびチェックする必要があります。この診断ステップは、計算の中間段階で特定の量子ビットを意図的に古典状態に収縮させ、リアルタイムのエラー検出フィードバックを提供する回路途中測定に完全に依存しています。しかし、物理量子ビットは極めて脆弱であるため、MCMを完了するために必要な時間により、隣接するすべての非測定量子ビットは「待機」状態に入ることを余儀なくされます。このハードウェア遅延の間、待機中の量子ビットは環境熱ノイズと位相デコヒーレンスの影響を非常に受けやすい状態のままとなり、エラーをチェックする行為そのものが歴史的に新たな物理的障害の蓄積をもたらしてきました。
このメカニズムを分離するため、シドニーとIBMのチームは、IBM Quantum System Twoインフラストラクチャ内に設置された156量子ビットのIBM Quantum Heron r2超伝導プロセッサで検証ベンチマークを実行しました。彼らの診断データは、測定誘起待機ノイズが現在、現代の超伝導バックエンドにおける論理ゲート忠実度を低下させる主要な物理的制限の一つであることを証明しました。この制限を克服するため、IBMの量子科学者であるベン・ブラウン博士とユニバーシティ・カレッジ・ロンドン(UCL)の研究者であるコンスタンス・ライネを含む研究者たちは、誤り訂正回路の物理的レイアウトを再設計しました。補助量子ビットの読み出し中にデータ量子ビットが待機状態で過ごす時系列的時間を最小化するために実行スケジュールを圧縮することで、チームは個々の誤り訂正サイクルあたりの論理量子ビット生存率を90%未満から96%以上へと引き上げることに成功しました。
公式の機関研究概要、管理プロジェクトの開示、グローバル人材交流指標は、シドニー大学ニュースポータルで確認できます。査読済みの物理的知見、オープンアクセスデータセット、誤り訂正ゲート故障ベンチマークは、Nature Communicationsで直接監査でき、補完的なハードウェア分析はHPCwireでアクセスできます。
2026年7月4日
