本日Natureに発表された研究において、BoeingとGeneral Motorsが共同所有するハードウェア開発企業HRL Laboratoriesは、室温エレクトロニクスからのリアルタイム指示なしに自律動作する18量子ビットのシリコンスピン量子処理ユニット（QPU）を実証しました。この統合アーキテクチャは、従来の外部制御機器のラックを、クライオスタット内部で4Kで動作するカスタム極低温CMOS制御チップに置き換えています。このシステムは、室温レイテンシゼロで量子誤り検出と反復符号を実行し、物理配線と熱管理における重要なスケーリングのボトルネックに対処しました。
このユニットは、200mm同位体濃縮シリコンゲルマニウムウェハー上に製造された54量子ドットアレイ（最大18個の交換のみ量子ビット用に構成可能）を統合しています。制御ロジックとサブケルビン量子ビット間の熱ブリッジを克服するため、HRLは高密度296チャンネルの超伝導ニオブ・オン・ポリイミドリボンケーブルを設計しました。3.5ワット未満の消費電力で4Kで動作する7000万トランジスタの130nm RF-CMOS制御装置は、150本すべての時間変動制御波形を10マイクロワット未満の熱負荷で混合室にルーティングし、量子ビット電子温度を150ミリケルビンに維持します。
システムベンチマークは、以前の交換のみシリコンスピン実証と比較して桁違いの誤り削減を示しました。QPUは平均単一量子ビットゲート誤差1.7×10⁻⁴、CNOTエンタングリングゲート誤差3.5×10⁻³を達成し、最低の再現可能な2量子ビット誤差は9×10⁻⁴に達しました。デバイス電荷ノイズは以前のゲート電極設計から10分の1に減少し、1マイクロ秒未満の高速ゲート実行を可能にしながら、電荷ノイズからの絶対ゲート誤差寄与を0.02%まで削減しました。
耐故障性機能を検証するため、HRLは距離3および距離5の反復符号全体で自律シンドローム抽出ルーチンを実行し、計算部分空間からの状態漏れを防ぐためにリアルタイム漏れ削減ユニット（LRU）を組み込みました。距離5符号は誤差抑制スケーリング係数Λ₅/₃ = 4.7を達成しました。チームはまた、6個の物理量子ビットにわたって$[[4,2,2]]$量子誤り検出符号を実行し、誤り検出シンドローム測定での事後選択により、3回連続のシンドローム抽出ラウンドにわたって2論理量子ビット状態の忠実度を95%に維持しました。
シリコンスピンQPU、制御ロジック、高密度相互接続が標準的な商用半導体ラインで製造でき、単一の商用クライオスタット内で動作可能であることを実証することで、HRLはフルスケール量子プロセッサのための製造青写真を確立しました。この突破口は、IBMがHRL Laboratoriesを買収する最終契約の締結に向けて動いている時期に訪れ、この極低温CMOSとシリコンスピンIPをIBMの耐故障性量子ハードウェアロードマップを補完する位置に置いています。
Natureの公式研究はこちら、技術アーキテクチャビデオはこちら、企業リリースはこちらでご覧いただけます。
2026年7月29日
