量子ハードウェア開発企業D-Wave Quantum Inc.（NASDAQ: QBTS）は、超伝導デュアルレール空洞量子ビットのための高速・高忠実度2量子ビットエンタングリングゲートを実証する査読付き研究をNatureに発表しました。「デュアルレール消失量子ビットのためのエンタングリングゲート」と題された本研究は、D-Waveのゲートモデル開発戦略における基盤的なマイルストーンを検証するものです。Chief Scientist Dr. Robert Schoelkopf、Chief Development Officer Dr. Trevor Lanting、およびCEO Dr. Alan Baratzが主導した本研究は、支配的な光子損失イベントを既知の時空間位置でハードウェア検出可能な消失エラーに変換することで、耐故障性量子計算の物理量子ビットオーバーヘッドに対処しています。
実験実証では、調整可能なトランズモンカプラを介して接続されたデュアルレール空洞量子ビット間で実行されるSwap–Wait–Swap（SWS）制御位相（CZ）ゲートが紹介されています。約500ナノ秒のゲート速度で動作するSWSプロトコルは、励起を復元する前に強い分散シフトを利用するため、空洞光子を一時的にカプラにスワップします。ゲートは約99.9%の全体的な物理忠実度を達成し、ゲートあたり約0.5%の消失率と、0.1%未満の後選択残留パウリエラーを実現しました。このアーキテクチャは強いノイズバイアスを保持しています：ビット反転エラーは10-6レベル（百万分の一）まで抑制され、位相緩和エラーが残留ノイズを支配しました。さらに、ゲートは良性の漏洩伝播を示します—真空状態（∣00⟩）への光子損失が分散相互作用を非活性化する—これにより、サーフェスコードのシンドローム抽出サイクルは、コード距離を犠牲にしたり相関エラーカスケードを引き起こすことなく、ラウンドの終わりまで消失チェックを延期できます。
これらの実験パラメータを活用したサーフェスコード数値シミュレーションは、D-Waveのデュアルレールアーキテクチャが誤り訂正コード距離の増分ごとに10のエラー削減因子（Λ）を達成できることを実証しています。（Λ）値10は、誤り訂正層を追加するごとに論理エラー率が10分の1に低下することを示し、標準的なトランズモンまたは平面サーフェスコード実装と比較して物理量子ビット要件を大幅に緩和します。このハードウェアレベルのエラー認識により、耐故障性論理量子ビットを大幅に少ない物理量子ビット数と簡素化された古典デコードオーバーヘッドで構築できます。
この画期的成果は、商用量子アニーリングプラットフォームを補完する、D-Waveの複数年にわたるゲートモデル開発ロードマップを直接支えるものです。ロードマップは、2026年に2倍の論理エラー削減を実現する17物理量子ビットシステム（DR17）、2027年に20倍の削減を実現する49物理量子ビットシステム（DR49）、2028年に耐故障性スケーリングの青写真として2,000倍のエラー抑制因子を提供する181物理量子ビットシステム（DR181）を目標としています。2030年までに、D-Waveは初期の耐故障性アルゴリズム実行のための10論理量子ビットシステムを完成させ、2032年までに量子化学、材料科学、量子AIアプリケーションのために100万回以上の論理演算を実行可能な100論理量子ビットシステムで締めくくる計画です。ゲートモデルプラットフォームは、リアルタイム量子古典制御とQuantum Circuit Description Language（QCDL）によってサポートされる、D-WaveのLeap™量子クラウドサービスを介してアクセス可能になります。
Natureの完全な査読付き研究はこちらでご覧いただけます。D-Wave Gate-Model Portalでシステムアーキテクチャ仕様をこちらで確認し、D-Wave Newsroomの公式発表をこちらでお読みください。
2026年8月6日
