ミュンヘンを拠点とするセキュリティ技術グループのGiesecke+Devrient (G+D)は、欧州連合のChips Joint Undertaking (Chips JU)が共同資金提供する欧州研究コンソーシアム、uPQComing（来るべきポスト量子時代におけるサイバー耐性の強化）に参加した。本プロジェクトは、重要な公共デジタルインフラおよびリソースが限られた組み込みセキュアエレメント（具体的にはスマートカード集積回路および電子身分証明書（eID）オペレーティングシステム）をPost-Quantum Cryptography（PQC）へ移行することに焦点を当てている。
| [ uPQComing研究範囲及びG+Dの技術的焦点 ] | ||
|---|---|---|
| 資金提供及びガバナンスの枠組み | ハードウェア及びOSの対象環境 | 暗号アーキテクチャ |
| • EU Chips Joint Undertaking（Chips JU）による共同資金提供 | • Java Cardチップオペレーティングシステム（OS） | • ハイブリッド型 古典/PQC認証プロトコル |
| • 欧州全域の産業界及び大学コンソーシアム | • 組み込みセキュアエレメント（eIDスマートカード） | • 動的な暗号アジャイル・システムアーキテクチャ |
| • 焦点：重要な公共デジタルインフラ | • リソースが限られたメモリ及び計算能力の最適化 | • 端末対カードの安全な通信チャネル |
格子ベースのポスト量子アルゴリズムをスマートカードのマイクロコントローラに統合することは、従来のRSAおよびECCと比較して鍵サイズの増大、メモリ消費量の増加、計算オーバーヘッドの上昇により、深刻なパフォーマンス上のボトルネックを引き起こす。uPQComingにおいて、G+Dはリソースが限られたシリコン向けに特化した実装経路を設計している。
- Java Card OSプロトタイピング：ネイティブのJava CardチップオペレーティングシステムにPQCプリミティブを統合し、命令実行、RAM使用量、不揮発性メモリのフットプリントを最適化することで、認証端末における迅速な認証時間を維持する。
- 暗号アジャイル・アーキテクチャ：アルゴリズム標準やサイドチャネル脆弱性のプロファイルが時間とともに進化していく中で、セキュアエレメントが暗号プリミティブを更新、交換、またはパッチ適用できるようにする柔軟なファームウェア層を設計する。
- ハイブリッド鍵交換及び認証：従来の公開鍵アルゴリズムとPQCメカニズムを組み合わせたデュアルモードの暗号方式を実装し、複数年に及ぶ移行段階において後方互換性と継続的なコンプライアンスを確保する。
uPQComingへの参加は、ドイツのBundesdruckereiと共に実施したG+Dの実現可能性調査及びProof-of-Conceptを拡張するものであり、これはドイツの国民IDカードにおけるPQCの実践的な実行を検証したものであった。これらのプロトタイプをuPQComingコンソーシアム全体で展開することにより、G+Dは欧州連合加盟国全体で標準化された量子耐性デジタルアイデンティティ・アーキテクチャの確立を目指している。
Giesecke+Devrientによる公式発表はこちらからご覧いただける。
2026年9月3日
