FPGAプロバイダーのAltera（Intelの企業）と量子誤り訂正（QEC）専門企業のRiverlaneは、AlteraのAgilex® FPGAポートフォリオ全体にわたって、リアルタイムQECデータ移動と低レイテンシ制御ロジックを最適化するパートナーシップを発表しました。この契約に基づき、RiverlaneはAltera Solutions Acceleration Partner（ASAP） Programに参加し、Altera Agilex 7デバイス上でそのオープンソースQECインターフェース（QECi）プロトコルの検証を行い、量子制御エレクトロニクスと物理QECデコーダー間の標準化されたデータ交換フレームワークを確立しました。
この技術統合は、Agilex 7 F-Tileトランシーバーを活用してシンドロームデータを制御スタックとデコーダーチップ間で決定論的なタイミングでルーティングすることにより、フォールトトレラント量子コンピューティングにおけるマイクロ秒単位のレイテンシ制約に対応します。オープンソースのQECiリファレンスデザインをGitHubで公開することにより、両社は超伝導、イオントラップ、シリコンスピン量子ビットプラットフォーム全体にわたるマルチ量子ビット並列処理と高帯域幅読み出しのためのハードウェア検証済みの出発点をQPU開発者に提供します。この協業には、36GHzのRF範囲にわたって最大64Gspsで動作する直接デジタル・アナログおよびアナログ・デジタルデータコンバーターを統合した高スループットのAgilex 9 Direct RF FPGAも含まれます。
| [ Altera Agilex FPGA 量子ハードウェア＆セキュリティスタック ] | ||
|---|---|---|
| 製品ライン | 量子ハードウェアアプリケーション | 主要機能仕様 |
| Agilex 7 & Agilex 9 | • リアルタイム量子誤り訂正（QECi）• 量子ビット読み出し＆制御データパス | • F-Tileトランシーバー＆Direct RF（64Gsps、36GHz）• オープンソースGitHubリファレンスデザイン |
| Agilex 3 & Agilex 5 | • ポスト量子暗号（PQC）• 量子耐性システムブート＆認証 | • PQC対応セキュアデバイスマネージャー（SDM）• Quartus Prime Pro Edition 26.1.1ツールフロー |
このQEC協業は、Alteraがエントリーレベルの Agilex 3 とミッドレンジの Agilex 5 FPGA・SoC全体にネイティブなポスト量子暗号（PQC）サポートを導入することを発表した9月8日の発表に続くものです。更新されたセキュアデバイスマネージャー（SDM）を通じてハードウェアに組み込まれ、Quartus® Prime Pro Edition 26.1.1設計ソフトウェアによってサポートされるこのPQC対応アーキテクチャは、長寿命の防衛、産業、エッジインフラを、量子耐性のセキュアブート、ビットストリーム暗号化、鍵管理、耐タンパー機構、プラットフォーム認証を用いて「今収集し後で復号する（harvest-now-decrypt-later）」攻撃から保護します。
これら2つの発表は合わせて、Alteraの二本柱の量子戦略をより広く確立するものです。すなわち、PQC対応のAgilex 3/5シリコンによって将来の量子復号から従来型ハードウェアインフラを保護する一方で、Agilex 7/9 FPGAとRiverlaneのDeltaflow QECスタックによって、実用規模のQPU制御向けに低レイテンシで決定論的な制御ファブリックを提供するというものです。
QECパートナーシップに関するプレスリリースはAltera経由でこちらからご覧いただけます。ポスト量子セキュリティに関する発表はAltera PQC Securityのこちらでお読みいただけます。オープンソースのハードウェア統合コードはGitHubのこちらからアクセスできます。また、Riverlaneのシリーズ C資金調達とDeltaflow QECロードマップに関する当社の過去の分析はこちらでご覧いただけます。
2026年9月10日
