産業技術総合研究所（AIST）とIntelは、シリコンベースの量子コンピュータの産業化を加速させるための覚書（MoU）を締結しました。この提携は、AISTの量子AI融合技術事業開発グローバル研究センター（G-QuAT）とIntelの先進的な半導体プロセスを統合し、2030年代初頭までに数万量子ビットのシステムを開発することを目指しています。
この提携は、量子デバイスの評価、材料の最適化、大規模量子ビット集積、極低温エレクトロニクス、冷却技術など、複数の技術分野に焦点を当てています。300mmウェハー上の商用CMOSを使用して製造されたIntelのTunnel Fallsスピン量子ビットプロセッサは、95%の歩留まりを達成し、産業用途におけるスケーラビリティを実証しています。また、この提携はIntelのHorse Ridge II極低温制御チップと大量量子テスト技術にも基づいています。
AISTのテストベッドインフラストラクチャとIntelのスケーラブルな製造技術を組み合わせることで、この取り組みは産業規模の量子コンピューティングの展開を加速し、新しい技術的および商業的発展を促進することが期待されています。
背景
シリコンベースの量子コンピュータは、半導体チップの材料として知られるシリコンを用いて量子ビットを構成する方式です。Intelが製造に用いる「商用CMOS」は、現在のパソコンやスマートフォンなどのプロセッサで広く使われている標準的な半導体製造技術です。これにより、既存の工場設備を活用して量子チップを大量生産できる可能性があります。
「300mmウェハー」とは、半導体素子を形成するための円盤状の基板の直径が300ミリメートルであることを指します。より大きなウェハーを使用することで、1枚の基板から多くのチップを切り出すことができ、製造コストの削減や生産効率の向上につながります。
「極低温エレクトロニクス」は、量子ビットが正常に動作するために必要な極低温環境（絶対零度付近）で動作する制御回路の技術です。通常、量子コンピュータは非常に低温で維持されるため、その内部で信号を送受信するための電子部品も特殊な低温環境に対応している必要があります。これにより、外部からのノイズの影響を受けにくく、大規模な量子計算を安定して行えるようになります。
関連する記事としてHitachiが、シリコン量子プロセッサのスケーリングに関するNEDOプロジェクトでIntelおよびAISTと提携、キーサイトが日本のAIST G-QuATセンターに1,000量子ビット以上をサポートする量子制御システムを導入もあわせてご覧ください。
2025年2月6日
