欧州連合のチップス共同事業(Chips JU)は、中性原子量子コンピューティング、センシング、通信プラットフォーム向けの産業グレード部品製造に特化した5000万ユーロ(5720万米ドル)規模の欧州量子チップ安定性パイロットラインであるQ-PLANETを立ち上げた。ハードウェア開発企業Pasqalがコーディネートするこの取り組みは、EU加盟11カ国にまたがる28の研究技術機関(RTO)、学術グループ、産業パートナーによる汎欧州製造基盤を確立する。
6年間の枠組みパートナーシップ契約の下で構成されるこのプロジェクトは、標準化された再現可能な半導体設計および組立パイプラインを確立することで、近未来の量子プロセッサのスケーラビリティのボトルネックを解決することを目指している。
中性原子量子ハードウェアをカスタム実験室組立品から大量製造へ移行することは、標準化された製造制御ループとシステム校正基準の欠如によって制限されている。Q-PLANETは、チップベースのハードウェアサブシステムの設計、製造、検証を通じて、この運用上のギャップを埋める任務を負っている。
最初の3年間のフェーズでは、コンソーシアムは3つの中核製品カテゴリーを最適化する予定である:
- Laser-on-Chip Systems: 中性原子量子ビット（ストロンチウムやイッテルビウムなど）のトラップ操作、冷却、状態読み出しに必要な4つの重要な波長—461 nm、698 nm、795 nm、1013 nm—で動作する集積レーザー光源および増幅器の製造。
- Advanced Atom Chips: 原子の封じ込めのための微細加工された平面チップの設計。スケーラブルなQuantum Processing Units（QPU）に必要な設置面積と電力予算を削減。
- Microfabricated Vapor Cells: 内部電極と反緩和コーティングを備えた小型のチップスケールガスセルの開発。原子時計、量子メモリ、Rydbergベースの電磁場センサーをサポート。
スタートアップや中小企業の市場参入障壁を下げるため、Q-PLANETはこれらの微細加工パイプラインをオープンで標準的なプロセス設計キット(PDK)およびアセンブリ設計キット(ADK)として正式化する。これらのツールキットは、ハードウェアエンジニアに事前検証済みの部品レイアウトと自動化された組立ガイドラインを提供し、ハードウェア設計をカスタムクリーンルームエンジニアリングから切り離す。
コンソーシアムは、欧州半導体セクター内のサプライチェーンの回復力を構築するため、半導体ファウンドリ、ソフトウェア統合、パッケージングの責任を専門センター間に分散している:
- Silicon Nitride (SiN) Foundries: Technical University of Denmark (DTU)は、そのクリーンルームインフラを活用して461 nmおよび795 nm帯域の受動光学素子ファウンドリとして機能している。同時に、VTT Technical Research Centre of Finlandは1013 nm SiNデバイスのファウンドリおよびテストラインを運営し、アクティブチップからファイバへのピグテール接続とパッケージングの作業パッケージを主導している。
- III-V Semiconductor Fab: TopGaNとInstitute of High Pressure Physics of the Polish Academy of Sciences (Unipress)は、461 nm青色レーザーライン用の窒化ガリウムエミッタの設計、ウェハレベル特性評価、およびプロセシングを管理している。III-V Labは、795 nmおよび1013 nmアーキテクチャに対して並行して設計およびファウンドリサポートを提供している。
- Control Middleware & APIs: 制御層を統一するため、iQryptoは標準化されたLinux APIと共通ミドルウェア層をそのソフトウェアスタック上に構築している。これにより、エンドユーザーが量子コンポーネントを管理する高速電子変調器およびFPGA駆動パルスコントローラと対話するための統一されたソフトウェアインターフェースが提供される。
- Metrological Verification: イタリアのIstituto Nazionale di Ricerca Metrologica (INRiM)は、4つすべてのターゲット波長にわたるノイズおよび線幅検証テストを主導し、狭帯域光学フィルタと計量クロックを利用して物理量子ビット性能境界を認証している。
統合された部品は、Pasqalの商用中性原子QPU、シュトゥットガルト大学のQRydDemoデモンストレーションプラットフォーム、Welinqの量子メモリノードを含む稼働中のテストベッドで体系的に検証される。エネルギー消費指標とアーキテクチャ性能を併せて評価することで、プログラムは対象ハードウェアを技術成熟度レベル4(TRL 4)から産業検証段階のTRL 6まで成熟させることを目指している。
公式立ち上げ文書とコンソーシアムの内訳はPasqal Newsroomで確認できる。オープンプロセスキットの開発を追跡する産業および学術仕様は、公式Q-PLANETハブで閲覧可能である。
2026年7月13日
